1# reg1.v
2
3VERSION 5.8 ;
4NAMESCASESENSITIVE ON ;
5DIVIDERCHAR "/" ;
6BUSBITCHARS "[]" ;
7
8DESIGN top ;
9
10UNITS DISTANCE MICRONS 1000 ;
11
12DIEAREA ( 0 0 ) ( 1000 1000 ) ;
13
14
15COMPONENTS 5 ;
16- r1 snl_ffqx1 ;
17- r2 snl_ffqx1 ;
18- r3 snl_ffqx1 ;
19- u1 snl_bufx1 ;
20- u2 snl_and02x1 ;
21END COMPONENTS
22
23PINS 6 ;
24- in1 + NET in1 + DIRECTION INPUT ;
25- in2 + NET in2 + DIRECTION INPUT ;
26- clk1 + NET clk1 + DIRECTION INPUT ;
27- clk2 + NET clk2 + DIRECTION INPUT ;
28- clk3 + NET clk3 + DIRECTION INPUT ;
29- out + NET out + DIRECTION OUTPUT ;
30END PINS
31
32SPECIALNETS 2 ;
33- VSS  ( * VSS )
34  + USE GROUND ;
35- VDD  ( * VDD )
36  + USE POWER ;
37END SPECIALNETS
38
39NETS 10 ;
40- in1 ( PIN in1 ) ( r1 D ) ;
41- in2 ( PIN in2 ) ( r2 D ) ;
42- clk1 ( PIN clk1 ) ( r1 CP ) ;
43- clk2 ( PIN clk2 ) ( r2 CP ) ;
44- clk3 ( PIN clk3 ) ( r3 CP ) ;
45- r1q ( r1 Q ) ( u2 A ) ;
46- r2q ( r2 Q ) ( u1 A ) ;
47- u1z ( u1 Z ) ( u2 B ) ;
48- u2z ( u2 Z ) ( r3 D ) ;
49- out ( r3 Q ) ( PIN out ) ;
50END NETS
51
52END DESIGN
53