1   "abs",      { REG          }, { 22, ANY },
2   "add",      { REG,   REG   }, {  0, ANY },
3   "addc",     { REG,   REG   }, {  1, ANY },
4   "addq",     { IMM1,  REG   }, {  2, ANY },
5   "addqmod",  { IMM1,  REG   }, { 63, DSP },
6   "addqt",    { IMM1,  REG   }, {  3, ANY },
7   "and",      { REG,   REG   }, {  9, ANY },
8   "bclr",     { IMM0,  REG   }, { 15, ANY },
9   "bset",     { IMM0,  REG   }, { 14, ANY },
10   "btst",     { IMM0,  REG   }, { 13, ANY },
11   "cmp",      { REG,   REG   }, { 30, ANY },
12   "cmpq",     { SIMM,  REG   }, { 31, ANY },
13   "div",      { REG,   REG   }, { 21, ANY },
14   "imacn",    { REG,   REG   }, { 20, ANY },
15   "imult",    { REG,   REG   }, { 17, ANY },
16   "imultn",   { REG,   REG   }, { 18, ANY },
17   "jr",       { REL          }, { 53, ANY|OPSWAP },
18   "jr",       { CC,    REL   }, { 53, ANY|OPSWAP },
19   "jump",     { IREG         }, { 52, ANY|OPSWAP },
20   "jump",     { CC,    IREG  }, { 52, ANY|OPSWAP },
21   "load",     { IREG,  REG   }, { 41, ANY },
22   "load",     { IR14R, REG   }, { 58, ANY },
23   "load",     { IR15R, REG   }, { 59, ANY },
24   "load",     { IR14D, REG   }, { 43, ANY },
25   "load",     { IR15D, REG   }, { 44, ANY },
26   "loadb",    { IREG,  REG   }, { 39, ANY },
27   "loadp",    { IREG,  REG   }, { 42, GPU },
28   "loadw",    { IREG,  REG   }, { 40, ANY },
29   "mirror",   { REG,   IREG  }, { 48, DSP|OPSWAP },
30   "mmult",    { REG,   REG   }, { 54, ANY },
31   "move",     { REG,   REG   }, { 34, ANY },
32   "move",     { PC,    REG   }, { 51, ANY },
33   "movefa",   { REG,   REG   }, { 37, ANY },
34   "movei",    { IMMLW, REG   }, { 38, ANY },
35   "moveq",    { IMM0,  REG   }, { 35, ANY },
36   "moveta",   { REG,   REG   }, { 36, ANY },
37   "mtoi",     { REG,   REG   }, { 55, ANY },
38   "mult",     { REG,   REG   }, { 16, ANY },
39   "neg",      { REG          }, {  8, ANY },
40   "nop",      { NO_OP        }, { 57, ANY },
41   "normi",    { REG,   REG   }, { 56, ANY },
42   "not",      { REG          }, { 12, ANY },
43   "or",       { REG,   REG   }, { 10, ANY },
44   "pack",     { REG          }, { 63, GPU },
45   "resmac",   { REG          }, { 19, ANY },
46   "ror",      { REG,   REG   }, { 28, ANY },
47   "rorq",     { IMM1,  REG   }, { 29, ANY },
48   "sat8",     { REG          }, { 32, GPU },
49   "sat16",    { REG          }, { 33, GPU },
50   "sat16s",   { REG          }, { 33, DSP },
51   "sat24",    { REG          }, { 62, GPU },
52   "sat32s",   { REG          }, { 42, DSP },
53   "sh",       { REG,   REG   }, { 23, ANY },
54   "sha",      { REG,   REG   }, { 26, ANY },
55   "sharq",    { IMM1,  REG   }, { 27, ANY },
56   "shlq",     { IMM1S, REG   }, { 24, ANY },
57   "shrq",     { IMM1,  REG   }, { 25, ANY },
58   "store",    { REG,   IREG  }, { 47, ANY|OPSWAP },
59   "store",    { REG,   IR14R }, { 60, ANY|OPSWAP },
60   "store",    { REG,   IR15R }, { 61, ANY|OPSWAP },
61   "store",    { REG,   IR14D }, { 49, ANY|OPSWAP },
62   "store",    { REG,   IR15D }, { 50, ANY|OPSWAP },
63   "storeb",   { REG,   IREG  }, { 45, ANY|OPSWAP },
64   "storep",   { REG,   IREG  }, { 48, GPU|OPSWAP },
65   "storew",   { REG,   IREG  }, { 46, ANY|OPSWAP },
66   "sub",      { REG,   REG   }, {  4, ANY },
67   "subc",     { REG,   REG   }, {  5, ANY },
68   "subq",     { IMM1,  REG   }, {  6, ANY },
69   "subqmod",  { IMM1,  REG   }, { 32, DSP },
70   "subqt",    { IMM1,  REG   }, {  7, ANY },
71   "unpack",   { REG          }, { 63, GPU },
72   "xor",      { REG,   REG   }, { 11, ANY },
73