| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/lib/CodeGen/GlobalISel/ |
| H A D | LegalizerHelper.cpp | 285 int NumParts = LCMTy.getSizeInBits() / NarrowTy.getSizeInBits(); in buildLCMMergePieces()
286 int NumSubParts = NarrowTy.getSizeInBits() / GCDTy.getSizeInBits(); in buildLCMMergePieces()
390 unsigned NumDefs = LCMTy.getSizeInBits() / DstTy.getSizeInBits(); in buildWidenedRemergeToDst()
1494 if (DstTy.getSizeInBits() == WideDstTy.getSizeInBits()) { in widenScalarMergeValues()
1556 if (WideTy.getSizeInBits() >= SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1572 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1596 if (LCMTy.getSizeInBits() != SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1708 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarExtract()
2653 if (DstTy.getSizeInBits() == MMO.getSizeInBits()) { in lowerLoad()
2748 if (SrcTy.getSizeInBits() != MMO.getSizeInBits()) in lowerStore()
[all …]
|
| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/llvm/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 440 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
443 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
450 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
452 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
454 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
1676 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1814 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2241 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3415 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3542 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/llvm12/llvm-project-12.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | LegalizerHelper.cpp | 282 int NumParts = LCMTy.getSizeInBits() / NarrowTy.getSizeInBits(); in buildLCMMergePieces()
283 int NumSubParts = NarrowTy.getSizeInBits() / GCDTy.getSizeInBits(); in buildLCMMergePieces()
387 unsigned NumDefs = LCMTy.getSizeInBits() / DstTy.getSizeInBits(); in buildWidenedRemergeToDst()
1488 if (DstTy.getSizeInBits() == WideDstTy.getSizeInBits()) { in widenScalarMergeValues()
1550 if (WideTy.getSizeInBits() >= SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1566 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1590 if (LCMTy.getSizeInBits() != SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1702 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarExtract()
2657 if (DstTy.getSizeInBits() == MMO.getSizeInBits()) { in lowerLoad()
2752 if (SrcTy.getSizeInBits() != MMO.getSizeInBits()) in lowerStore()
[all …]
|
| /dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/lib/CodeGen/GlobalISel/ |
| H A D | LegalizerHelper.cpp | 282 int NumParts = LCMTy.getSizeInBits() / NarrowTy.getSizeInBits(); in buildLCMMergePieces()
283 int NumSubParts = NarrowTy.getSizeInBits() / GCDTy.getSizeInBits(); in buildLCMMergePieces()
387 unsigned NumDefs = LCMTy.getSizeInBits() / DstTy.getSizeInBits(); in buildWidenedRemergeToDst()
1488 if (DstTy.getSizeInBits() == WideDstTy.getSizeInBits()) { in widenScalarMergeValues()
1550 if (WideTy.getSizeInBits() >= SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1566 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1590 if (LCMTy.getSizeInBits() != SrcTy.getSizeInBits()) { in widenScalarUnmergeValues()
1702 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarExtract()
2657 if (DstTy.getSizeInBits() == MMO.getSizeInBits()) { in lowerLoad()
2752 if (SrcTy.getSizeInBits() != MMO.getSizeInBits()) in lowerStore()
[all …]
|
| /dports/devel/llvm80/llvm-8.0.1.src/lib/Target/AArch64/ |
| H A D | AArch64RegisterBankInfo.cpp | 275 unsigned Size = getSizeInBits(MI.getOperand(0).getReg(), MRI, TRI); in getInstrAlternativeMappings()
296 unsigned Size = getSizeInBits(MI.getOperand(0).getReg(), MRI, TRI); in getInstrAlternativeMappings()
410 unsigned Size = Ty.getSizeInBits(); in getSameKindOfOperandsMapping()
428 RBIdx, OpTy.getSizeInBits()) == in getSameKindOfOperandsMapping()
488 getFPExtMapping(DstTy.getSizeInBits(), SrcTy.getSizeInBits()), in getInstrMapping()
508 unsigned Size = getSizeInBits(DstReg, MRI, TRI); in getInstrMapping()
521 unsigned Size = DstTy.getSizeInBits(); in getInstrMapping()
522 bool DstIsGPR = !DstTy.isVector() && DstTy.getSizeInBits() <= 64; in getInstrMapping()
523 bool SrcIsGPR = !SrcTy.isVector() && SrcTy.getSizeInBits() <= 64; in getInstrMapping()
549 OpSize[Idx] = Ty.getSizeInBits(); in getInstrMapping()
[all …]
|
| /dports/devel/llvm70/llvm-7.0.1.src/lib/Target/AArch64/ |
| H A D | AArch64RegisterBankInfo.cpp | 275 unsigned Size = getSizeInBits(MI.getOperand(0).getReg(), MRI, TRI); in getInstrAlternativeMappings()
296 unsigned Size = getSizeInBits(MI.getOperand(0).getReg(), MRI, TRI); in getInstrAlternativeMappings()
409 unsigned Size = Ty.getSizeInBits(); in getSameKindOfOperandsMapping()
427 RBIdx, OpTy.getSizeInBits()) == in getSameKindOfOperandsMapping()
487 getFPExtMapping(DstTy.getSizeInBits(), SrcTy.getSizeInBits()), in getInstrMapping()
507 unsigned Size = getSizeInBits(DstReg, MRI, TRI); in getInstrMapping()
520 unsigned Size = DstTy.getSizeInBits(); in getInstrMapping()
521 bool DstIsGPR = !DstTy.isVector() && DstTy.getSizeInBits() <= 64; in getInstrMapping()
522 bool SrcIsGPR = !SrcTy.isVector() && SrcTy.getSizeInBits() <= 64; in getInstrMapping()
548 OpSize[Idx] = Ty.getSizeInBits(); in getInstrMapping()
[all …]
|
| /dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 385 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
388 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
395 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
397 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
399 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
1596 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1734 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2162 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3315 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3442 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/llvm12/llvm-project-12.0.1.src/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64RegisterBankInfo.cpp | 438 unsigned Size = Ty.getSizeInBits(); in getSameKindOfOperandsMapping()
456 RBIdx, OpTy.getSizeInBits()) == in getSameKindOfOperandsMapping()
579 getFPExtMapping(DstTy.getSizeInBits(), SrcTy.getSizeInBits()), in getInstrMapping()
588 if (ShiftAmtTy.getSizeInBits() == 64 && SrcTy.getSizeInBits() == 32) in getInstrMapping()
610 unsigned Size = getSizeInBits(DstReg, MRI, TRI); in getInstrMapping()
623 unsigned Size = DstTy.getSizeInBits(); in getInstrMapping()
651 OpSize[Idx] = Ty.getSizeInBits(); in getInstrMapping()
656 Ty.getSizeInBits() > 64) in getInstrMapping()
678 if (!SrcTy.isVector() && SrcTy.getSizeInBits() == 128) in getInstrMapping()
850 if (SrcTy.getSizeInBits() == 128) { in getInstrMapping()
[all …]
|
| H A D | AArch64InstructionSelector.cpp | 465 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
468 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
475 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
477 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1904 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1956 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2084 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2488 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3641 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3768 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/wasi-compiler-rt12/llvm-project-12.0.1.src/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64RegisterBankInfo.cpp | 438 unsigned Size = Ty.getSizeInBits(); in getSameKindOfOperandsMapping()
456 RBIdx, OpTy.getSizeInBits()) == in getSameKindOfOperandsMapping()
579 getFPExtMapping(DstTy.getSizeInBits(), SrcTy.getSizeInBits()), in getInstrMapping()
588 if (ShiftAmtTy.getSizeInBits() == 64 && SrcTy.getSizeInBits() == 32) in getInstrMapping()
610 unsigned Size = getSizeInBits(DstReg, MRI, TRI); in getInstrMapping()
623 unsigned Size = DstTy.getSizeInBits(); in getInstrMapping()
651 OpSize[Idx] = Ty.getSizeInBits(); in getInstrMapping()
656 Ty.getSizeInBits() > 64) in getInstrMapping()
678 if (!SrcTy.isVector() && SrcTy.getSizeInBits() == 128) in getInstrMapping()
850 if (SrcTy.getSizeInBits() == 128) { in getInstrMapping()
[all …]
|
| H A D | AArch64InstructionSelector.cpp | 465 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
468 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
475 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
477 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1904 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1956 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2084 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2488 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3641 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3768 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/llvm11/llvm-11.0.1.src/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 386 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
389 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
396 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
398 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
400 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
1597 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1735 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2163 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3316 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3443 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/wasi-libcxx/llvm-project-13.0.1.src/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 487 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
490 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
499 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
501 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1927 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1990 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2117 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2630 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3812 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3939 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/graphics/llvm-mesa/llvm-13.0.1.src/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 487 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
490 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
499 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
501 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1927 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1990 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2117 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2630 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3812 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3939 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/lang/rust/rustc-1.58.1-src/src/llvm-project/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 487 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
490 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
499 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
501 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1927 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1990 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2117 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2630 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3812 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3939 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/wasi-compiler-rt13/llvm-project-13.0.1.src/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 487 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
490 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
499 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
501 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1927 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1990 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2117 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2630 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3812 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3939 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/llvm13/llvm-project-13.0.1.src/llvm/lib/Target/AArch64/GISel/ |
| H A D | AArch64InstructionSelector.cpp | 487 if (Ty.getSizeInBits() <= 32) in getRegClassForTypeOnBank()
490 if (Ty.getSizeInBits() == 64) in getRegClassForTypeOnBank()
499 if (Ty.getSizeInBits() <= 16) in getRegClassForTypeOnBank()
501 if (Ty.getSizeInBits() == 32) in getRegClassForTypeOnBank()
1927 if (SrcTy.getSizeInBits() != 32 || ShiftTy.getSizeInBits() != 64) in preISelLower()
1990 if (SrcTy.isVector() || SrcTy.getSizeInBits() != DstTy.getSizeInBits()) in preISelLower()
2117 if (DefDstTy.getSizeInBits() != StoreSrcTy.getSizeInBits()) in contractCrossBankCopyIntoStore()
2630 if (Ty.getSizeInBits() > 64 || SrcTy.getSizeInBits() > 32) in select()
3812 if (DstTy.getSizeInBits() != 64 || SrcTy.getSizeInBits() != 32) in selectMergeValues()
3939 assert(WideTy.getSizeInBits() >= NarrowTy.getSizeInBits() && in selectExtractElt()
[all …]
|
| /dports/devel/llvm90/llvm-9.0.1.src/lib/CodeGen/GlobalISel/ |
| H A D | LegalizerHelper.cpp | 43 unsigned Size = OrigTy.getSizeInBits(); in getNarrowTypeBreakDown()
353 unsigned Size = LLTy.getSizeInBits(); in libcall()
970 if (DstTy.getSizeInBits() == WideDstTy.getSizeInBits()) { in widenScalarMergeValues()
1000 unsigned SizeDiff = WideTy.getSizeInBits() - DstTy.getSizeInBits(); in widenScalarUnmergeValues()
1061 if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) { in widenScalarExtract()
1064 } else if (WideTy.getSizeInBits() > SrcTy.getSizeInBits()) in widenScalarExtract()
1093 MI.getOperand(2).setImm((WideTy.getSizeInBits() / SrcTy.getSizeInBits()) * in widenScalarExtract()
1175 APInt::getOneBitSet(WideTy.getSizeInBits(), CurTy.getSizeInBits()); in widenScalar()
1186 unsigned SizeDiff = WideTy.getSizeInBits() - CurTy.getSizeInBits(); in widenScalar()
1377 switch (WideTy.getSizeInBits()) { in widenScalar()
[all …]
|
| /dports/devel/llvm-cheri/llvm-project-37c49ff00e3eadce5d8703fdc4497f28458c64a8/llvm/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/devel/llvm10/llvm-10.0.1.src/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/devel/llvm11/llvm-11.0.1.src/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/www/chromium-legacy/chromium-88.0.4324.182/third_party/swiftshader/third_party/llvm-10.0/llvm/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/devel/tinygo/tinygo-0.14.1/llvm-project/llvm/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/devel/llvm90/llvm-9.0.1.src/lib/Support/ |
| H A D | LowLevelType.cpp | 21 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
26 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
28 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|
| /dports/devel/llvm80/llvm-8.0.1.src/lib/Support/ |
| H A D | LowLevelType.cpp | 22 VT.getVectorNumElements(), VT.getVectorElementType().getSizeInBits(), in LLT()
27 assert(VT.getSizeInBits() != 0 && "invalid zero-sized type"); in LLT()
29 VT.getSizeInBits(), /*AddressSpace=*/0); in LLT()
|