Home
last modified time | relevance | path

Searched refs:init_insns (Results 1 – 25 of 151) sorted by relevance

1234567

/dports/devel/zpu-gcc/zpu-toolchain-1.0/toolchain/gcc/gcc/
H A Dlocal-alloc.c263 rtx init_insns; member
882 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
883 && reg_equiv[regno].init_insns != const0_rtx in update_equiv_regs()
909 || reg_equiv[regno].init_insns == const0_rtx in update_equiv_regs()
943 reg_equiv[regno].init_insns in update_equiv_regs()
1060 if (reg_equiv[regno].init_insns == NULL_RTX in update_equiv_regs()
1063 equiv_insn = XEXP (reg_equiv[regno].init_insns, 0); in update_equiv_regs()
1104 reg_equiv[regno].init_insns in update_equiv_regs()
1105 = XEXP (reg_equiv[regno].init_insns, 1); in update_equiv_regs()
1187 list = reg_equiv[regno].init_insns; in no_equiv()
[all …]
/dports/devel/zpu-binutils/zpu-toolchain-1.0/toolchain/gcc/gcc/
H A Dlocal-alloc.c263 rtx init_insns; member
882 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
883 && reg_equiv[regno].init_insns != const0_rtx in update_equiv_regs()
909 || reg_equiv[regno].init_insns == const0_rtx in update_equiv_regs()
943 reg_equiv[regno].init_insns in update_equiv_regs()
1060 if (reg_equiv[regno].init_insns == NULL_RTX in update_equiv_regs()
1063 equiv_insn = XEXP (reg_equiv[regno].init_insns, 0); in update_equiv_regs()
1104 reg_equiv[regno].init_insns in update_equiv_regs()
1105 = XEXP (reg_equiv[regno].init_insns, 1); in update_equiv_regs()
1187 list = reg_equiv[regno].init_insns; in no_equiv()
[all …]
/dports/lang/gcc48/gcc-4.8.5/gcc/
H A Dira.c2258 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2260 ira_reg_equiv[to_regno].init_insns); in ira_update_equiv_info_by_shuffle_insn()
2492 rtx init_insns; member
2848 list = reg_equiv[regno].init_insns; in no_equiv()
3012 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3078 reg_equiv[regno].init_insns in update_equiv_regs()
3121 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3208 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
3224 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3325 reg_equiv[regno].init_insns in update_equiv_regs()
[all …]
/dports/devel/mingw32-gcc/gcc-4.8.1/gcc/
H A Dira.c2258 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2260 ira_reg_equiv[to_regno].init_insns); in ira_update_equiv_info_by_shuffle_insn()
2492 rtx init_insns; member
2848 list = reg_equiv[regno].init_insns; in no_equiv()
2976 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3035 reg_equiv[regno].init_insns in update_equiv_regs()
3078 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3165 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
3180 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3281 reg_equiv[regno].init_insns in update_equiv_regs()
[all …]
/dports/devel/tigcc/tigcc-0.96.b8_10/gnu/gcc-4.1-20060728/gcc/
H A Dlocal-alloc.c271 rtx init_insns; member
893 || reg_equiv[regno].init_insns == const0_rtx in update_equiv_regs()
927 reg_equiv[regno].init_insns in update_equiv_regs()
1052 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
1053 && reg_equiv[regno].init_insns != const0_rtx in update_equiv_regs()
1116 gcc_assert (reg_equiv[regno].init_insns in update_equiv_regs()
1117 && !XEXP (reg_equiv[regno].init_insns, 1)); in update_equiv_regs()
1159 reg_equiv[regno].init_insns in update_equiv_regs()
1160 = XEXP (reg_equiv[regno].init_insns, 1); in update_equiv_regs()
1259 list = reg_equiv[regno].init_insns; in no_equiv()
[all …]
/dports/lang/gnat_util/gcc-6-20180516/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3275 list = reg_equiv[regno].init_insns; in no_equiv()
3433 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3458 || (reg_equiv[regno].init_insns in update_equiv_regs()
3533 reg_equiv[regno].init_insns in update_equiv_regs()
3575 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3672 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3780 reg_equiv[regno].init_insns in update_equiv_regs()
3816 ira_reg_equiv[regno].init_insns in update_equiv_regs()
[all …]
/dports/lang/gcc6-aux/gcc-6-20180516/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3275 list = reg_equiv[regno].init_insns; in no_equiv()
3433 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3458 || (reg_equiv[regno].init_insns in update_equiv_regs()
3533 reg_equiv[regno].init_insns in update_equiv_regs()
3575 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3672 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3780 reg_equiv[regno].init_insns in update_equiv_regs()
3816 ira_reg_equiv[regno].init_insns in update_equiv_regs()
[all …]
/dports/devel/arm-none-eabi-gcc492/gcc-4.9.2/gcc/
H A Dira.c2791 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2793 ira_reg_equiv[to_regno].init_insns); in ira_update_equiv_info_by_shuffle_insn()
3025 rtx init_insns; member
3381 list = reg_equiv[regno].init_insns; in no_equiv()
3549 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3615 reg_equiv[regno].init_insns in update_equiv_regs()
3658 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3745 && reg_equiv[regno].init_insns != 0 in update_equiv_regs()
3761 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3863 reg_equiv[regno].init_insns in update_equiv_regs()
[all …]
H A Dira.h169 rtx init_insns; member
/dports/devel/aarch64-none-elf-gcc/gcc-8.4.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/devel/riscv64-gcc/gcc-8.3.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/devel/riscv32-unknown-elf-gcc/gcc-8.4.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/devel/arm-none-eabi-gcc/gcc-8.4.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/devel/riscv64-none-elf-gcc/gcc-8.4.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc8/gcc-8.5.0/gcc/
H A Dira.c2666 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2909 rtx_insn_list *init_insns; member
3250 list = reg_equiv[regno].init_insns; in no_equiv()
3439 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3464 || (reg_equiv[regno].init_insns in update_equiv_regs()
3540 reg_equiv[regno].init_insns in update_equiv_regs()
3597 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3678 ira_reg_equiv[regno].init_insns in add_store_equivs()
3777 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3824 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc9/gcc-9.4.0/gcc/
H A Dira.c2672 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2915 rtx_insn_list *init_insns; member
3298 list = reg_equiv[regno].init_insns; in no_equiv()
3487 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3512 || (reg_equiv[regno].init_insns in update_equiv_regs()
3588 reg_equiv[regno].init_insns in update_equiv_regs()
3645 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3726 ira_reg_equiv[regno].init_insns in add_store_equivs()
3825 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3872 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/devel/avr-gcc/gcc-10.2.0/gcc/
H A Dira.c2650 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2893 rtx_insn_list *init_insns; member
3274 list = reg_equiv[regno].init_insns; in no_equiv()
3485 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3510 || (reg_equiv[regno].init_insns in update_equiv_regs()
3586 reg_equiv[regno].init_insns in update_equiv_regs()
3643 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3724 ira_reg_equiv[regno].init_insns in add_store_equivs()
3828 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3875 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc11-devel/gcc-11-20211009/gcc/
H A Dira.c2667 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2910 rtx_insn_list *init_insns; member
3291 list = reg_equiv[regno].init_insns; in no_equiv()
3502 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3527 || (reg_equiv[regno].init_insns in update_equiv_regs()
3603 reg_equiv[regno].init_insns in update_equiv_regs()
3660 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3741 ira_reg_equiv[regno].init_insns in add_store_equivs()
3845 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3892 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc10-devel/gcc-10-20211008/gcc/
H A Dira.c2654 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2897 rtx_insn_list *init_insns; member
3278 list = reg_equiv[regno].init_insns; in no_equiv()
3489 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3514 || (reg_equiv[regno].init_insns in update_equiv_regs()
3590 reg_equiv[regno].init_insns in update_equiv_regs()
3647 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3728 ira_reg_equiv[regno].init_insns in add_store_equivs()
3832 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3879 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc11/gcc-11.2.0/gcc/
H A Dira.c2667 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2910 rtx_insn_list *init_insns; member
3291 list = reg_equiv[regno].init_insns; in no_equiv()
3502 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3527 || (reg_equiv[regno].init_insns in update_equiv_regs()
3603 reg_equiv[regno].init_insns in update_equiv_regs()
3660 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3741 ira_reg_equiv[regno].init_insns in add_store_equivs()
3845 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3892 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc9-aux/gcc-9.1.0/gcc/
H A Dira.c2672 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2915 rtx_insn_list *init_insns; member
3298 list = reg_equiv[regno].init_insns; in no_equiv()
3487 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3512 || (reg_equiv[regno].init_insns in update_equiv_regs()
3588 reg_equiv[regno].init_insns in update_equiv_regs()
3645 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3726 ira_reg_equiv[regno].init_insns in add_store_equivs()
3825 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3872 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc10/gcc-10.3.0/gcc/
H A Dira.c2654 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2897 rtx_insn_list *init_insns; member
3278 list = reg_equiv[regno].init_insns; in no_equiv()
3489 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3514 || (reg_equiv[regno].init_insns in update_equiv_regs()
3590 reg_equiv[regno].init_insns in update_equiv_regs()
3647 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3728 ira_reg_equiv[regno].init_insns in add_store_equivs()
3832 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3879 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc9-devel/gcc-9-20211007/gcc/
H A Dira.c2672 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2915 rtx_insn_list *init_insns; member
3298 list = reg_equiv[regno].init_insns; in no_equiv()
3487 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3512 || (reg_equiv[regno].init_insns in update_equiv_regs()
3588 reg_equiv[regno].init_insns in update_equiv_regs()
3645 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3726 ira_reg_equiv[regno].init_insns in add_store_equivs()
3825 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3872 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/misc/cxx_atomics_pic/gcc-11.2.0/gcc/
H A Dira.c2667 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
2910 rtx_insn_list *init_insns; member
3291 list = reg_equiv[regno].init_insns; in no_equiv()
3502 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3527 || (reg_equiv[regno].init_insns in update_equiv_regs()
3603 reg_equiv[regno].init_insns in update_equiv_regs()
3660 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3741 ira_reg_equiv[regno].init_insns in add_store_equivs()
3845 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
3892 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]
/dports/lang/gcc12-devel/gcc-12-20211205/gcc/
H A Dira.c2777 ira_reg_equiv[to_regno].init_insns in ira_update_equiv_info_by_shuffle_insn()
3020 rtx_insn_list *init_insns; member
3399 list = reg_equiv[regno].init_insns; in no_equiv()
3610 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3635 || (reg_equiv[regno].init_insns in update_equiv_regs()
3711 reg_equiv[regno].init_insns in update_equiv_regs()
3768 ira_reg_equiv[regno].init_insns in update_equiv_regs()
3849 ira_reg_equiv[regno].init_insns in add_store_equivs()
3953 reg_equiv[regno].init_insns = NULL; in combine_and_move_insns()
4000 ira_reg_equiv[regno].init_insns in combine_and_move_insns()
[all …]

1234567